D-FUMT₈ Verilog dfumt8_alu.v T×F pair carve-out 意図 audit — 一次資料 evidence 判定
T×F pair 4 entry の classical Boolean pass-through (stated intent の Belnap meet/join と 齟齬) の 意図 = UNDETERMINED、 一次資料 evidence 未取得、 bug 寄り 傾向 evidence あり。 藤本さん judgment で γ 採択 = documentation update only。
Cross-flow ban (本 site page 全体 で 遵守)
本 audit は 一次資料 evidence のみ 使用。 STEP 1859 力学差 実測結果 (m3 seven 11.2× more higher-tier cycle 等) 及び STEP 1865 survival bias 結果 は 使用禁止、 力学 signature は 意図 の 証拠に ならない (意図的 pass-through でも 実装 bug でも 同じ像が 出る、 chat-Claude 2026-09-06 明示)。 (b) の 出力を (d) の 根拠に 逆流禁止。
Verilog dfumt8_alu.v binary op 表 の 3 region 分離
Verilog dfumt8_alu.v の binary op 表 (AND / OR) は 3 region に 分かれる。 T×F pair carve-out と cross-tier rule は 別 phenomenon、 混同禁止。
| Region | 対象 pair 数 | 内容 | 一次資料 intent 記述 |
|---|---|---|---|
| A. Belnap classical tier (L94-109) | 16 entries | {T,F,B,N}² |
Belnap meet/join、 NEITHER ⊑ T/F ⊑ BOTH (README + code comment 明示) |
| B. Higher tier (L112-127) | 16 entries | {∞,〇,～,⟲}² |
独立 4 値束、 ZERO ≼ {FLOWING, SELF} ≼ INFINITY (comment L113-116) |
| C. Cross-tier default (L128-140) | 32 entries | a[2]≠b[2] | documented choice: classical operand absorbs (L118-119 + L162-163、 intentional 明示) |
T×F pair (AND[T,F], AND[F,T], OR[T,F], OR[F,T] の 4 entry) は Region A 内部 (両 operand とも bit2=0 = classical)、 Region C ではない。 Region A の Belnap meet/join rule が 適用される べき。
STEP 1006 (2026-04-28、 initial commit feef2e6825 by fc0web) 頃 の 一次資料
On the {FALSE, TRUE, BOTH, NEITHER} sub-lattice (Belnap), we use:
NEITHER ≼ FALSE ≼ BOTH ; NEITHER ≼ TRUE ≼ BOTH
AND = greatest lower bound, OR = least upper bound.この stated Belnap knowledge order (Fitting/Ginsberg 系) で T×F pair の 予測値 は:
meet(T, F) = greatest lower bound = NEITHER (T と F は incomparable、 両者 上 BOTH、 下 NEITHER)join(T, F) = least upper bound = BOTH「Belnap-style 4-value lattice + 高 tier 4-value lattice + cross-tier rule」 と 記述、 T×F carve-out に 一切言及なし。
dfumt8_alu.v L132-136 の T×F pair 4 entry
{DFUMT8_FALSE, DFUMT8_FALSE}: begin and_result = DFUMT8_FALSE; or_result = DFUMT8_FALSE; end
{DFUMT8_FALSE, DFUMT8_TRUE }: begin and_result = DFUMT8_FALSE; or_result = DFUMT8_TRUE; end ← L133
{DFUMT8_TRUE, DFUMT8_FALSE}: begin and_result = DFUMT8_FALSE; or_result = DFUMT8_TRUE; end ← L136
{DFUMT8_TRUE, DFUMT8_TRUE }: begin and_result = DFUMT8_TRUE; or_result = DFUMT8_TRUE; endAND[T, F] = FALSE — classical Boolean (stated intent の Belnap meet なら NEITHER の はず)OR[T, F] = TRUE — classical Boolean (stated intent の Belnap join なら BOTH の はず)AND[F,T], OR[F,T]) も 同実装 は stated intent と 齟齬。 齟齬 の 明示的説明 comment は L133/136 周辺 に 一切 なし。
testbench + FV + eqy + Lean 4 refinement いずれも T×F pair 意図 verify せず
| Layer | Source | T×F pair verify? |
|---|---|---|
| Testbench | dfumt8_alu_tb.sv (STEP 1006) |
✗ §1 640 case は valid=1 のみ check、 具体値 未 test / §3 idempotence は x∧x=x のみ、 T×F pair (a≠b) 未 touch |
| Formal verification (BMC) | dfumt8_alu_fv.sv (STEP 1426) |
✗ 6 property (commutativity + idempotence + XOR self-annihilation + valid signal) は T×F pair 具体値 assert なし。 BMC 6/6 PASS でも T×F 意味 verify されず |
| Equivalence checker (eqy) | EQUIVALENCE_CHECKER.md L152 |
✗ 「spec 定義に fault あれば 検出しない — 例えば AND semantic 自体が 論文と 齟齬でも、 gold と alt が 同じ 齟齬を していれば PASS」 明示的 acknowledgment |
| Lean 4 refinement | Dfumt8Binary64Refinement.lean (STEP 1264) |
△ 18 axiom-free theorem で 全 64 entry を by decide or rfl で verify、 但し 実装通りを prove するのみ、 intent verdict 提供せず。 L78 の 「(Verilog design choice)」 note は Region C 限定、 T×F pair (Region A) 一切言及なし (STEP 1775 corrigendum で 後日 追加) |
4 layer 全て、 T×F pair 具体値 (F/T が 正しい か N/B が 正しい か) の 判定 に は 沈黙。
2026-09-06 の 後日 speculation、 一次資料 evidence では ない
STEP 1775 (Verilog dfumt8_alu.v header L15-17) は T×F carve-out 発見 の 直後 に 追加:
「純粋 Belnap info-order」 と 呼ぶのは 正確でない (STEP 1772 audit で 4/32 carve-out 実測)。
T×F carve-out の 意図 (silicon 互換性 vs 実装 bug) は 一次資料 evidence 未取得、
「意図的 hybrid」 の可能性が 高い (silicon で classical Boolean は 最も 高頻度参照 semantics)。Region 別 判定
Region C (Cross-tier rule, 32 entries)
Primary source: dfumt8_alu.v L118-119 + L162-163 comment 「documented choice: classical operand absorbs」 + Lean 4 refinement L78 「(Verilog design choice)」 で 追認。 一次資料 evidence 十分、 intentional design と 判定。
Region A T×F pair carve-out (4 entries)
Stated intent (Belnap meet/join) と 実装 (classical Boolean) 齟齬。 Testbench + FV + equivalence checker + Lean 4 refinement いずれも T×F pair 具体値 未 verify。 Author 認知 evidence 皆無、 齟齬が 2 年後 の audit (STEP 1772) で 初発見。 一次資料 evidence は intentional design と 断定するに 不十分、 bug 寄り の 傾向 evidence あり (unconscious bug か unconscious intentional は 一次資料で 決まらず)。
「stated intent (Belnap meet/join) から の 意図せず の 齟齬」 (bug 寄り)、 理由:
但し 「unconscious bug」 と 「unconscious intentional (silicon Boolean 慣性)」 の 区別は 一次資料 で 不可能。 verdict = UNDETERMINED、 bug 寄り の 傾向 evidence あり。
audit finding に 基づく action の 選択
| 選択肢 | 内容 | Pros | Cons |
|---|---|---|---|
| α | keep as-is | silicon fidelity + Lean 4 + Paper 145 全保持、 breaking change ゼロ | stated intent 齟齬 恒久化 |
| β | fix T×F pair to Belnap glb/lub (AND[T,F]=N, OR[T,F]=B) | stated intent 一致、 pure Belnap knowledge order 化 | silicon 破壊 (Tang Nano 9K + Tang Console + IBM Heron 全 再合成)、 Lean 4 refinement 18 theorem 再 prove、 Paper 145 major revision (F3 + §C.9 F.1 修正)、 既存 STEP claim (1029, 1030, 1264 等) retroactive 修正 |
| γ (採択) | audit finding + documentation update only | 一次資料 audit 結果に 誠実、 Route C code-unchanged protocol 整合、 Cross-flow ban 遵守、 「意図 未確定」 と honest labeling | 意図 曖昧さ が 残る (事実として) |
code / silicon / Lean 4 refinement 変更なし、 header comment のみ 更新
data/verilog/dfumt8_alu.v header (L14-17): 「T×F carve-out の 意図 = 一次資料 evidence 未取得」 (現行) → 「STEP 1866 audit 実施: intentional design と 断定するに 一次資料 evidence 不十分、 stated intent 齟齬 + bug 寄り 傾向 evidence あり 但し UNDETERMINED」data/lean4-mathlib/CollatzRei/PhaseC/Dfumt8Binary64Refinement.lean L14-24: 同様更新src/axiom-os/seven-logic.ts header: 対応 note 更新 (「STEP 1866 audit で T×F carve-out UNDETERMINED 判定」 追記)Dfumt8InfoHybrid」 naming は 維持 (post-hoc intentional acceptance framing、 documentation-only)コード変更ゼロ、 silicon 再合成ゼロ、 Lean 4 再証明ゼロ、 Paper 145 revision ゼロ。 Route C (STEP 1773) の 「documentation-only fix」 protocol と 整合。
Cross-flow ban (中盤、 判定 節末)
本 audit の verdict = UNDETERMINED は 「stated intent と 実装 齟齬 + author 認知 evidence 皆無 + 4 verification layer 沈黙」 の 一次資料 evidence の 帰結。 力学差 (STEP 1859、 STEP 1865) 結果 は 使用禁止、 「seven higher-tier cycle 93% は Verilog carve-out が bug の 証拠」 の 論法 は 成立しない (意図的 pass-through でも 同じ dynamics signature が 出る)。 (b) 出力 を (d) 判定 に 逆流禁止 の 線 は 本 audit 全体 で 遵守。
audit 範囲 と 限界
依拠 arc + 独立 sibling
Dfumt8InfoHybrid naming + T×F carve-out 発見、 「一次資料 audit 必要」 と 呼びかけ (本 STEP 1866 が 実施)d8_verify に cross-impl-drift claim 追加 (TS vs Verilog snapshot、 fail 固定)data/verilog/dfumt8_alu.v (STEP 1006, 2026-04-28 by fc0web feef2e6825)data/verilog/dfumt8_alu_tb.svdata/verilog/dfumt8_alu_fv.svdata/lean4-mathlib/CollatzRei/PhaseC/Dfumt8Binary64Refinement.leandata/verilog/README.mddata/verilog/EQUIVALENCE_CHECKER.mddata/tabs/rei-aios-a3/step-1866-route-d-txf-audit-result.md (10 KB、 §1-9 詳細)
Cross-flow ban (再掲、 footer 前 の 独立 block)
本 audit は 一次資料 evidence のみ 使用。 STEP 1859 力学差 実測結果 (m3 seven 11.2× more higher-tier cycle 等) 及び STEP 1865 survival bias 結果 は 使用禁止、 力学 signature は 意図 の 証拠に ならない (意図的 pass-through でも 実装 bug でも 同じ像が 出る、 chat-Claude 2026-09-06 明示)。 (b) の 出力を (d) の 根拠に 逆流禁止。