STEP 1674 — ハード connector template v0.2

Date: 2026-09-02  ·  Repo: fc0web/rei-aios  ·  Scope: src/fpga/connector-generator/ (2 templates + registry)

起点

藤本さん directive: 「CF Pages 反映確認後、次の layer に進めて下さい」
STEP 1673 (ソフト connector catalog v0.2) CF 反映 verify 完了後、コネクタ系統 6 系統 第 5 layer (ハードウェア layer) に着手。

v2 (STEP 1671/1673 と 統一 pattern)

2 template の 現状

templatestepversionlastUpdateStep特徴
radio-clock-jjy15700.1.01570JJY pulse-width self-plus-sync、5 layer role 全て、estimatedLUT 800
inductive-coil-pair15780.1.01578非接触 100 kHz Manchester、TX+RX で 2 clock domain、estimatedLUT 500

Test 結果

test結果
test/step1674-*.ts (新規、 7 section 26 assertions)26/26 PASS
test/step1570-hardware-connector-spec-test.ts regression44/44 PASS
test/step1578-inductive-coil-template-test.ts regression69/69 PASS
Honest scope:
  1. v2 は 「moduleInfo + per-template version」 のみ — 2 template の 実装 (5 layer role / 5 design axes / honestNotes 等) は 完全不変。
  2. HDL 生成器 (STEP 1574 generateArtifacts) は 未変更 — v2 は spec layer のみ、Verilog / .cst / testbench 生成器は 追い越し。
  3. Template #1 (差動 Manchester、chat-Claude candidate) は 未実装 — 別 STEP defer、v2 pilot に 含めない (「作らずに繋ぐ」 discipline)。
  4. radio-clock + inductive-coil の 版 は 記載時点 (2026-09-02) — 未来 実機 spike で 更新見込み。
  5. MODULE_VERSION 2.0.0 と ConnectorSpec.version は 別 semantics — module 段階 vs template 個別段階、二段管理。

コネクタ系統 進化 arc — 進捗 (5/6 完了)

#系統STEPstatus
1sougou-connectors4461657✅ v2.0.0 learn_path
2sougou-external-connectors31662✅ v0.2.0 source_metadata
3コンビナート41671✅ v2.0.0 moduleInfo
4ソフト connector catalog31673✅ v0.2.0 (moduleInfo + per-entry version)
5ハード connector template21674✅ v0.2.0 (moduleInfo + per-template version)
6agent connector3 tool + 6 pin⏸ 最終 candidate

Files (repo 側)