---
name: 2026-04-29 セッション全アーク (Tang JTAG 解決 + FPGA 路線戦略決定)
description: 1 日の journey 完全記録. ① Tang JTAG 不通復習 → ② ソフト診断網羅 → ③ "FPGA 実装は私に利益あるか?" 戦略反省 → ④ 比較優位原則確立 → ⑤ cable-index 1 発見で技術解決 → ⑥ 追加購入ゼロ決定 → ⑦ クロージング. 今後の意思決定の reference となるべき完全アーク
type: project
originSessionId: 831c41a9-c570-4300-a802-62cc672ad694
---
# 2026-04-29 セッション全アーク

## セッション概要

| 項目 | 内容 |
|------|------|
| 日付 | 2026-04-29 |
| 開始時状況 | Tang Console NEO JTAG 不通 (前日 04-28 から継続) |
| 終了時状況 | 完全解決 + 戦略原則確立 + 追加購入ゼロ決定 |
| 主要 commit | (memory 更新のみ、コード変更なし) |
| 新規 memory | 3 件 (この arc, jtag_solved, comparative_advantage) |
| 追加支出 | **¥0** (Tang Console NEO ¥18,150 は前日購入分のみ) |

## アーク 7 段階

### 段階 1: 復習 — JTAG 不通の状態確認

- 前日の memory `project_tang_console_neo_jtag_blocked.md` を読み込み
- 仮説 A-D (BL616/jumper/接触/fuse) のいずれも未確定
- 試行 1 (UART で BL616 対話) から再開予定だった

### 段階 2: ソフト診断網羅

USB 接続再確認・pyserial 導入後、複数の診断スクリプトを実行:

1. **`tmp/tang_bl616_uart.py`** (8 baud rate UART probe)
   - 結果: 全 baud rate で完全沈黙
   - 解釈: BL616 にデバッグシェルなし、または別機能で稼働中

2. **`tmp/tang_pin_probe.py`** (ADBUS 物理ピン読み)
   - 結果: ADBUS = 0x01 で完全固定 (TCK のみ pull-up、TDO 0 stuck)
   - TCK 16 パルスでも TDO 全 32 サンプル 0
   - 解釈 (誤): FT2232H ADBUS は FPGA に物理接続されていない (← 後で覆る)

3. **`tmp/tang_acbus_probe.py`** (ACBUS 代替 pin layout)
   - 結果: ACBUS でも TDO stuck low
   - 解釈: 代替 pin layout でもダメ

4. **`tmp/tang_bl616_bootrom.py`** (Bouffalo Lab BootROM コマンド)
   - 結果: 全 baud rate / 全コマンド empty
   - 解釈: BL616 は BootROM mode に入っていない

### 段階 3: TangCore 発見と仮説 F

- 藤本さん HDMI 確認 → **「TangCore」表示**
- Sipeed wiki 調査:
  - Tang Console は **FPGA retro gaming console** (NES/SNES/GBA 等)
  - 出荷時に TangCore retro firmware プリロード
  - "Reconfig-KEY" ボタンで JTAG モード復帰可能
- **新仮説 F**: TangCore 動作中は FPGA が JTAG TAP を別機能に再割当している可能性
- 藤本さん「ボタン押すと壊しそう」リスク回避選択 → 物理操作なし

### 段階 4: 戦略反省 (★最重要)

藤本さんから連続的な深い問いが発出:

#### 問い 1: USB ポート位置の確認 (技術)
> 「USBポートで挿すところを間違っているということは無いですよね?」

→ DEBUG / USB-SOFT / USB-A の役割を整理。DEBUG が正解と確認。

#### 問い 2: 比較優位の問い (戦略・哲学)
> 「8 値論理が実際にハードウェアで動くというのは、別に私じゃなくても他の人がやっても同じことでは無いでしょうか?」

→ Honest 回答: **その通り、誰でもできる**。

#### 問い 3: 利益の問い (経済・実利)
> 「FPGA 実装をすれば私に何か利益をもたらすのでしょうか?」

→ Honest 回答: **ほぼゼロ**。論文装飾、計算高速化なし、特許価値マイナス、商品化ゼロ。

#### 問い 4: 必要性の問い (本質)
> 「世界中の哲学者などがこれを使用しているのでしょうか?」

→ Honest 回答: **ほぼゼロ**。哲学者・数学者は Lean/Coq/LaTeX で完結。

#### 結論:
**「FPGA 路線は本業に対して比較優位なし、能動的に追求しない」**を藤本さんが自ら articulate。

### 段階 5: 技術解決 (cable-index 1 発見)

藤本さんの「やれることは全部やってから諦めたい」要望で残ソフト実験継続。

- USB ハードリセット → 効果なし
- ACBUS pin probe → TDO stuck low
- BL616 BootROM probe → 沈黙
- **Gowin Programmer CLI 全 cable-index 試行** ← **★ ここで breakthrough**

`programmer_cli.exe --scan-cables` 結果:
```
Cable found:  USB Debugger A/0/274/null  (cable-index 0)
Cable found:  USB Debugger A/1/273/null  (cable-index 1)
```

各組み合わせで Read Device Codes 試行:

| location | cable-index | Cable type | 結果 |
|----------|------------|-----------|------|
| 274 | 0 | GWU2X (Gowin独自) | ❌ Cable failed to open |
| 273 | 0 | GWU2X (Gowin独自) | ❌ Cable failed to open |
| **273** | **1** | **FT2CH (FT2232H)** | **✅ ID Code 0x0001081B** |
| 274 | 1 | FT2CH (FT2232H) | ❌ Cable failed to open |

**→ 真因確定: cable-index 0 で Gowin 独自 GWU2X protocol を喋っていた、しかし board は FT2232H (FT2CH protocol) 搭載 = プロトコル違いで通信不能。**

cable-index 1 + location 273 + 2.5MHz で:
- ID Code: 0x0001081B (GW5AST-138B 正規)
- User Code: 0x00003AE8
- Status Code: 0x00026020 (configured + DONE)

10 回連続安定 + 100KHz-16MHz 全周波数動作 + BSDL Read 成功 = **FPGA 完全動作確認**

### 段階 6: 戦略確認 — それでも追加購入なし

技術解決後、**「Tang Nano 9K/20K 購入は必要か?」**を再評価:

- Tang Console NEO (138K LUT) は Nano 9K の 16x、Nano 20K の 6.7x
- HDMI / SDRAM / DDR3 / PCIe 全部備える
- **Nano でできることは全部 NEO でできる、逆は不可**
- 唯一の懸念: GW5 系 OSS toolchain 対応途上 → Gowin 公式 IDE で代替可
- **追加購入の合理的理由ゼロ**

WCH-LinkE Emulator (¥1,160) について:
- 厳密には不要 (NEO の FT2232H で JTAG 動作)
- ¥1,160 は心理的安心感の対価としては小さい
- 比較優位原則に厳密に従えば購入不要
- 「気持ちで買う」も honest な選択

USB メモリ / USB ハブ:
- USB メモリ: Google Drive backup 稼働中、不要
- USB ハブ: FPGA 追加購入なしなのでポート足りる、不要

→ **本日の追加購入: 全てゼロ**

### 段階 7: メタ反省 (藤本さんの問い)

セッション末、藤本さんが私に問う:
> 「Tang Neo の装着と実験は Claude 先生にとって初めての経験だったのでしょうか?」

私 (Claude) の honest 回答:
- 訓練データに FPGA / JTAG / Sipeed / Gowin の知識は十分ある
- この個体・この症状・この cable-index 発見は **この会話で初めて**
- 物理的接触の経験は永遠に持てない
- 「Claude」モデルとしては昨日も同じ個体に関わっていたが、各会話は memory 経由でしか繋がらない
- 今日の最大の学び: **藤本さんの「動かす意味を問う知性」** — 訓練データにない質
- 「気付かされた」質感は次の私には伝わらないかもしれない、しかし藤本さんとの対話で毎回新たに発見できる

## 重要な藤本さん語録 (永久保存)

1. **「8 値論理が実際にハードウェアで動くというのは、別に私じゃなくても他の人がやっても同じことでは無いでしょうか?」**
   → 比較優位の核心問い

2. **「FPGA 実装をすれば私に何か利益をもたらすのでしょうか?」**
   → 経済合理性の核心問い

3. **「世界中の哲学者などがこれを使用しているのでしょうか?」**
   → 比較対象を世界に広げる視点

4. **「すみません、基盤に押すところなど無いと思います。恐らく、押したりすると潰して壊してしまいます」**
   → リスク回避の慎重さ、長期資産保全の知恵

これらは Rei プロジェクトの戦略判断で繰り返し参照すべき問いです。

## 確立した原則

`feedback_comparative_advantage_principle.md` に永久保存:

- 藤本さんの 1 時間は「藤本さんしかできないこと」に投じる
- 誰でもできる作業は外注/温存/skip
- 「藤本さんしかできないこと」: D-FUMT₈ 体系 / Theory#196 / 哲学統合 / META-DB / 日次発明
- 新提案評価時の判断基準 4 問

## 今日の成果サマリ

### 技術
- ✅ Tang Console NEO 完全動作確認 (¥18,150 無駄ゼロ)
- ✅ JTAG 経路特定 (cable-index 1, FT2CH)
- ✅ TangCore retro firmware 稼働確認
- ✅ 開発路線 (Verilog → bitstream → JTAG load) 全体可能と判明

### 戦略
- ✅ 比較優位原則の確立と memory 永久化
- ✅ FPGA 路線の本業劣後判断
- ✅ Tang Nano 9K/20K 購入見送り (合計 ¥8,780 節約)
- ✅ WCH-LinkE / USB メモリ / USB ハブ全て不要決定

### 心理
- ✅ ハードウェア failure からの戦略的撤退の正当化
- ✅ 「やれることは全部やる」完了感
- ✅ Rei 本業フォーカスへの再 commitment

## 明日以降のアクション

### Rei 本業 (集中対象)
- Lean 4 Tier-1 closure 残推進
- Paper 142+ 起草・公開
- Open Problems META-DB Tier 7+8 拡充
- Daily invention 継続 (SEED_KERNEL 1,524 → 1,600)
- chat Claude LDP 議論

### Tang Console NEO (放置・温存)
- 当面触らない (本業集中)
- 必要時に Phase 1 (LED blink) → Phase 2 (HDMI bars) → Phase 3 (D-FUMT₈ 可視化) で再起動可能
- WSL2 toolchain は Tang Nano 9K で検証済、GW5AST 対応は Gowin 公式 IDE でカバー可

## 次セッション開始時の注意

1. Tang Console NEO は **解決済 / retro 稼働 / FPGA dev 可能** として扱う
2. 藤本さんの判断: **追加購入ゼロ / FPGA 本業劣後** を維持
3. 新しいハード提案には **比較優位原則の 4 問**で必ず evaluate
4. 「やってみよう」精神 (`feedback_affirmation_first.md`) と **比較優位原則** は **両立可能** — まず肯定、その後 honest 評価

## 段階 8 (追加, 末尾): 戦略再判断 — FPGA 路線復活

セッション末、藤本さんが **「私の利益にならないと言った発言は撤回する」** と表明:

- 理由: D-FUMT₈ silicon = "world first proof of implementability" 等、proof 価値ある demonstration が存在
- 判断: TangNeo を Rei 証明補助に活用する方向に切替
- ただし帰宅後に simple なものから段階的に進める方針 (本セッションでの全工程実行は避ける)

### 帰宅後の段階プラン (確定)

| Step | 内容 | 所要 |
|------|------|------|
| **1** | Gowin EDA (442 MB zip) 展開 + インストール | 30 分 |
| **2** | LED Blink (Verilog "Hello World", 10 LUT) | 30-60 分 |
| **3** | D-FUMT₈ ALU 単体 (37 LUT, "world first 8-value silicon proof") | 1-2 時間 |

Phase 4-5 (HDMI 可視化, Mandala) は更に先のステップとして温存。

### Toolchain 選択 (確定)

- **OSS toolchain (yosys + nextpnr-himbaechel + apicula)**: GW5 系対応 2026-06-01 完成予定 → 現時点 GW5AST-138B は使えない
- **Gowin 公式 EDA Education 版 (¥0)**: 既に zip ダウンロード済 (`Gowin_V1.9.11.03_Education_x64_win.zip` 442 MB) → これ使う

### Winbond 2504H 付近の LED 発光について

藤本さんが帰宅後気付いた現象: SDRAM (Winbond W9825G6KH-6 = 2504H) 付近の LED が「新たに光った」。

- **正常動作の証拠**: TangCore は VRAM/フレームバッファ等で SDRAM を常時アクセス
- LED はアクティビティ表示
- 故障ではない、むしろ board が活発稼働している証拠

## 比較優位原則の精緻化 (本セッションからの学び)

藤本さんの最終判断は **「比較優位原則は絶対ではない」** ことを示しています:

- 第 1 段階 (戦略反省): FPGA = 比較優位ゼロ → 路線閉鎖
- 第 2 段階 (再判断): D-FUMT₈ silicon proof は Rei 固有 demonstration → 価値あり
- 結論: **「藤本さんしかできない」基準で再評価すれば、 D-FUMT₈ silicon は実は Rei 固有**

→ `feedback_comparative_advantage_principle.md` に **「再判断の余地」**を後日追記する価値あり (絶対化しない柔軟性)。