---
name: D-FUMT₈ × IBM Quantum Phase 1 完了 (4 native-unitary ops, 32/32 verified)
description: 2026-05-08 deferred memo trigger 解除 + Phase 1 実装完了. NOP/NOT/PHI/ADIABATIC を 8×8 permutation matrix で実装、 Aer simulator + Verilog 完全一致. Phase 2-5 + paper 起草は別 turn
type: project
originSessionId: 40139644-3e5f-4c3b-a88f-223977b6c3b7
---
# D-FUMT₈ × IBM Quantum Phase 1 完了 (2026-05-08)

## trigger 解除 events

- 2026-05-08 朝: `reference_qiskit_ibm_quantum_setup_deferred.md` ★★★ で「即時実装禁止 / 明示指示後にのみ」 と memo 化
- 同日午後: 藤本さん明示指示 → IBM Quantum account 作成 (Open Plan, 月 10 分無料) + API token 共有
- → trigger 解除. setup + Phase 1 実装 完了

## 達成 (commit `6a9865c5`)

- `.venv-qiskit/` (gitignored) + qiskit 2.4.1 / qiskit-aer 0.17.2 / qiskit-ibm-runtime 0.46.1
- API token saved to `~/.qiskit/qiskit-ibm.json` (git 範囲外)
- 3 backend accessible: `ibm_kingston` (queue 0) / `ibm_fez` / `ibm_marrakesh` (全 156q Heron r2 us-east)
- `scripts/quantum/dfumt8_unitary_phase1.py` (~150 行, 再現可能)
- **32/32 真理値表 entry が Verilog `dfumt8_alu.v` (Tang Nano 9K 37 LUT4 動作中) と完全一致**

## Phase 1 実装内容

| op | 実装 | bijection | unitary |
|---|---|---|---|
| NOP | identity | ✅ | ✅ |
| NOT | TRUE↔FALSE / ZERO↔INFINITY / 残 fixed | ✅ | ✅ involution permutation |
| PHI | `a XOR 0b001` | ✅ | ✅ involution permutation |
| ADIABATIC | identity (Verilog で実質 NOP) | ✅ | ✅ |

実装方式: 各 op を `numpy` で 8×8 permutation matrix 構築 → unitarity 検証 (`U @ U^dagger = I`) → Qiskit `Operator` 経由で `QuantumCircuit.unitary()` → Aer simulator で各 8 入力に対する measurement 出力検証.

## Phase 2-5 (進捗)

| phase | scope | 推定所要 | 累計 unitary 完了 | 状態 |
|---|---|---|---|---|
| Phase 2 | XOR (binary, 6 qubit, CNOT chain) | 30 分 | 5/10 | ✅ **STEP 1025 完了 (2026-05-09, 64/64 verified)** |
| Phase 3 | OMEGA/PSI を Bennett ancilla 形 | 1-2 時間 | 7/10 | ✅ 完了 (commit `d8b9e8d6`, 48/48 verified) |
| Phase 4 | AND/OR を Bennett ancilla 形 | 1-2 時間 | 9/10 | ✅ **STEP 1026 完了 (2026-05-09, 128/128 verified)** |
| Phase 5 | RESET (measurement collapse, 3 designs) | 30 分 | 9/10 | ✅ **STEP 1027 完了 (2026-05-09, 24/24 PASS)** |
| Phase 6 | superposition / entanglement の D-FUMT₈ semantics 拡張 | 別 paper scope | research direction | ⏸ 残 |
| Phase Z | 実機 submit (`ibm_kingston` 等) | **月 10 分無料 compute time** (¥0, 28 日 reset / IBM Open Plan) | hardware noise 観測 | ⏸ 残 — money cost 0、 queue 待機あり |

## Honest 注釈 (paper 起草時必須 disclaimer)

1. **「全 D-FUMT₈ ops が量子化可能」 は overclaim**
   - 5 op (NOP/NOT/PHI/ADIABATIC/XOR) = native unitary
   - 5 op (OMEGA/PSI/AND/OR/RESET) = 情報損失で Bennett ancilla 必須
   - paper では「5 native + 5 ancilla-required」 を honest 表記

2. **Phase 1 は permutation matrix only** — superposition / entanglement 未使用. 「量子優位性 (quantum advantage)」 主張は不可

3. **prior art warning**:
   - **PAL2v paraconsistent quantum (ブラジル IFSP, 2021-)**: 多値量子論理 prior art
   - **Aerts paraconsistent quantum logic**: 古い lineage
   - **qudit-based 多値量子計算**: 8 値 ≠ qubit 系列という別 path
   - 「世界初 8 値量子論理」 は overclaim
   - honest claim: **「to our knowledge first D-FUMT₈ specific implementation matching existing Tang Nano 9K Verilog truth-table on IBM Quantum simulator」**

4. **Verilog ↔ Quantum 同型性は Phase 1 範囲のみ**
   - 古典決定的 8×8 permutation = 量子 unitary は trivial (情報損失なし演算は permutation)
   - 真の novelty は Phase 6 (superposition / entanglement の意味論拡張) にある

## paper 候補 (timing は Phase 2-5 完了 + prior art audit 後)

仮 title:
- "D-FUMT₈ on Real Quantum Hardware: 8-Valued Logic Gates Implemented on IBM Heron r2 with FPGA Tang Nano 9K Verilog Cross-Validation"

範囲予定:
- 全 10 op-code の qubit 実装 (5 native + 5 Bennett ancilla)
- Verilog truth-table との完全一致 (Tang Nano 9K 37 LUT4 物理動作)
- Aer simulator + IBM Heron r2 実機 noise 計測
- 三者比較 (Verilog FPGA / QuTiP simulation / IBM Quantum 実機)
- prior art audit (PAL2v / Aerts / qudit) で differentiation 明示

`feedback_phase_c_silicon_existence_claim.md` ★★★★★ の **二段階主張 (「正しい」 vs 「実在する」)** を **三段階拡張** (古典 silicon / 量子 silicon / 量子 hardware) する material.

## 関連 memory

- `reference_qiskit_ibm_quantum_setup_deferred.md` ★★★ — trigger 解除済 (本 memo がその後継)
- `feedback_silicon_asic_tape_out_out_of_scope.md` ★★★★★ — ASIC tape-out は scope 外 (量子 layer は orthogonal)
- `feedback_phase_c_silicon_existence_claim.md` ★★★★★ — 二→三段階拡張 material
- `feedback_oss_for_rei_evolution.md` ★★★★★ — PAL2v prior art warning
- `feedback_compression_claim_honesty.md` ★★★ — 「世界初」 等 overclaim 慎重
- `feedback_no_rush_publication.md` ★ — 急ぎ publish しない
- `data/verilog/dfumt8_alu.v` + `data/verilog/dfumt8_pkg.sv` — Verilog ALU (Tang Nano 9K 動作中)
- `src/axiom-os/dfumt8-quantum-correspondence-engine.ts` — 既存 state-level 量子対応 (orthogonal な path、 今回は basis-encoding path)

## 次 turn 開始 checklist

新 turn で「量子続き」 となった時:

1. ☐ prior art audit を別 turn で先行 (PAL2v 論文読み + Aerts + qudit 系列)
2. ☐ `feedback_critique_response_pattern.md` ★★★★ SAC-4 適用 (反射採用しない)
3. ☐ Phase 2 (XOR) → 軽い (30 分)、 paper 起草前に
4. ☐ Phase 3-4 (Bennett ancilla) → 設計議論先行
5. ☐ 月 10 分の Open Plan 予算 (28 日 reset) を意識
6. ☐ token rotate (希望時): IBM Quantum dashboard で revoke + 再生成