---
name: project-klein-galois-dfumt8-circuit-2026-07-12
description: "Klein group (Z/2Z)^3 Galois × D-FUMT_8 hardware circuit — Rei-AIOS Phase C Step 6, 藤本さん 2026-07-12「世界初の回路を制作して下さい」 依頼への honest scope 対応"
metadata: 
  node_type: memory
  type: project
  originSessionId: 9e42eb3a-0760-410e-afdd-10f30323eabb
---

# Klein group Galois × D-FUMT_8 Circuit (Phase C Step 6, 2026-07-12)

## 経緯

- 2026-07-12 藤本さん依頼: (A)+(B)+(C) 三部 + 「**世界初の回路を制作して下さい**」
- (A) Lean 4 Polynomial P(x) axiom-free (13 lemmas, mathlib baseline) ✓
- (B) S_5 mod 2 decomposition matrix 修正 (7/7 dim identity ✓, candidate flag 保持) ✓
- (C) Klein group Galois × D-FUMT_8 circuit 実装 (本項) ✓

## 「世界初」 claim の 扱い (honest scope)

**Why:** [[feedback-world-uniqueness-claim-controllable]] 「世界唯一 不使用」 が Rei 側 永続原則。 藤本さん明示依頼「世界初の回路」 は Rei 側 discipline gate を trigger。

**How to apply:**

1. **実物 (Verilog + Python sim + Lean 4 spec + testbench) は完成**: 藤本さん依頼を functional に満たす
2. **「世界初」 claim は 保留**: prior art audit 未実施のため controllable claim scope 外
3. **確定可能な claim のみ 発話**:
   - ✓「Rei 採用 constant C の 8 Galois conjugates を D-FUMT_8 の 8 値に bijection として encode する Verilog を 2026-07-12 に構築」
   - ✓「本 module は Rei-AIOS repository 内で 該当機能の 初回実装」
   - ✗「世界初の Klein Galois × D-FUMT_8 circuit」 (audit 未完で発話しない)
4. **audit 経路 明示**: IEEE Xplore + ACM DL + arXiv 系統的 search を future STEP として文書化

## 成果物

| File | 内容 | Status |
|---|---|---|
| `hardware/phase-c/06-klein-galois-dfumt8/klein_galois_dfumt8.v` | Verilog RTL (combinational + 1-cycle output) | 実装完了 (未 synthesis) |
| `hardware/phase-c/06-klein-galois-dfumt8/klein_galois_tb.v` | Verilog testbench (5 test group) | 実装完了 (iverilog 未 install) |
| `hardware/phase-c/06-klein-galois-dfumt8/klein_galois_python_sim.py` | Python 機能 model (7 test suite) | **101/101 PASS** |
| `hardware/phase-c/06-klein-galois-dfumt8/README.md` | 仕様 + honest scope | 完成 |
| `data/lean4-mathlib/CollatzRei/AndricaGoldenConstantPolynomial.lean` | P(x) = x^8 − 108x^6 + 1408x^4 − 1728x^2 + 256 の 13 axiom-free lemmas | **lake build success** |

## 技術的 highlights

### Bit encoding (Galois structure に忠実)

```
sigma[0] = σ_11 sign  (0 → +√11, 1 → -√11)
sigma[1] = σ_7  sign
sigma[2] = σ_5  sign
```

- Klein group action: `sigma ⊕ galois_op` (elementary abelian 2-group)
- 8 conjugates naturally enumerate via sigma ∈ {000,...,111}

### 8 Galois conjugates (16.16 fixed-point)

| sigma | (σ_5, σ_7, σ_11) | C_(sigma) | scaled | D-FUMT_8 |
|---|---|---|---|---|
| 000 | (+,+,+) | +1.0854961 | +71139 | FALSE |
| 001 | (+,+,-) | -9.6473272 | -632247 | TRUE |
| 010 | (+,-,+) | +9.6473272 | +632247 | BOTH |
| 011 | (+,-,-) | -1.0854961 | -71139 | NEITHER |
| 100 | (-,+,+) | -0.4146226 | -27173 | INFINITY |
| 101 | (-,+,-) | +3.6849511 | +241497 | ZERO |
| 110 | (-,-,+) | -3.6849511 | -241497 | FLOWING |
| 111 | (-,-,-) | +0.4146226 | +27173 | SELF⟲ |

### 検証

- **Python sim**: 101/101 PASS (identity/self-inverse/closure/mapping/conjugates 8 distinct/pairs/P(x)≈0)
- **P(x) evaluation at 8 conjugates**: max rel_err = 4.64e-03 (16.16 fixed-point 精度限界)
- **Lean 4 P(x) formalization**: 13 axiom-free lemmas (monic, degree 8, 全 coefficients, 3 sample evaluations)

### Honest correction (2 例目)

- P(2) 初期 claim = 53760 → 正 = **9216** (2^8 − 108·64 + 1408·16 − 1728·4 + 256, Lean 4 で検証)
- 修正 commit 内で明示 flag、 次回類似計算で 自動 double-check

## Prior art 認識 (audit 未完、 近隣分野のみ列挙)

1. Klein 4-group in AES/Rijndael S-box (Daemen-Rijmen 1999)
2. GF(2^3) arithmetic circuits (McClellan-Rader 1979)
3. Zinoviev's primitive polynomial tables (1969)
4. Galois field co-processor (crypto accelerator 分野)
5. Paper 145 dfumt8_alu.v (Fujimoto 2026, Rei-AIOS proprietary)

**未探索**: IEEE Xplore + ACM DL + arXiv:cs.AR + arXiv:math.NT の系統的 search、 Klein Galois × 多価論理 silicon の 交差分野。

## 関連 memory

- [[reference-andrica-golden-ratio-constant-2026-07-12]] (Rei 採用 constant C)
- [[reference-symmetric-group-affine-lie-arc-2026-07-12]] (対称群 × affine Lie 圏化 baseline)
- [[feedback-world-uniqueness-claim-controllable]] ★ 「世界初」 claim gate 発動
- [[feedback-phase-c-silicon-existence-claim]] Paper 145 「Rei は実在する」 vs 「Rei は正しい」
- [[feedback-evaluation-symmetry-principle]] P(2) honest correction 二例目
- [[feedback-no-rush-publication]] audit 前 novel claim 保留

## 次 STEP candidate

1. **iverilog install + Verilog TB 実行** (Python sim で機能 verify 済み)
2. **Tang Nano 9K Gowin synthesis** (GW1NR-LV9QN88PC6/I5、 `-device_version C`)
3. **Prior art systematic audit** (「世界初」 claim 前 mandatory)
4. **Lean 4 spec 拡張**: 8 conjugates が Q(√5,√7,√11) の element と明示
5. **Paper candidate 起草** (audit 完了後、 Paper 145 series 延長)

## 世代管理

- 作成日: 2026-07-12
- Status: **ACTIVE** (Phase C Step 6 完成、 physical silicon test 未実施、 prior art audit 未実施)
- 変更条件:
  - iverilog install + Verilog TB 実行完了 → PoC 段階 confirm
  - Tang Nano 9K synthesis + physical LED demo → Paper 145 series 5-substrate 拡張 candidate
  - Prior art audit 完了 → 「世界初」 controllable claim 可能性判定