---
name: SKY130 ASIC 等の実シリコン焼き付けは scope 外
description: ★★★★★ 2026-05-07 永久原則. SKY130 / Tiny Tapeout / Efabless / 任意の ASIC tape-out で実シリコンを焼く道は採らない. 「時間と暇があれば他のこと」 優先. Tang FPGA Phase C は別軸 (継続中、 silicon 焼かない reconfigurable validation)
type: feedback
originSessionId: 102d6364-6926-4b59-a535-313b6aeaf12c
---
# 実シリコン焼き付け (ASIC tape-out) は scope 外

藤本さんからの 2026-05-07 確定 stance: 「SKY130 ASIC を使用して実際にシリコンに焼く可能性も御座いません。 その時間と暇が有れば他の事を行います」.

## 永久原則

以下は **scope 外**:
- SKY130 PDK + Efabless / OpenLane で ASIC tape-out
- Tiny Tapeout (~$300 shared shuttle) への提出
- 任意の物理 silicon 焼き付け (foundry に design 送付して chip を焼く一切の路線)

## ✅ scope 内で継続するもの

- **Tang Console NEO (Gowin GW5AST FPGA)** — Phase C silicon 路線として継続。 reconfigurable FPGA は **シリコン焼き付けを伴わない** ので scope 内
- D-FUMT₈ ALU Verilog (`data/verilog/dfumt8_alu.v`) — Tang 上で測定済 (37 LUT4)、 これ以上の "ASIC 化" はしない
- Lean 4 形式検証 + Paper 145 (silicon paper) は Tang FPGA validation で完結
- Verilog 設計の improvement / simulator 検証は OK

## Why

- 時間 + 費用 + 暇のリソース配分判断
- 6-12 ヶ月 + $300-1K (Tiny Tapeout) / $20K-100K (full ASIC NRE) は **「他のこと」 priority** に劣る
- memory `feedback_phase_c_silicon_existence_claim.md` (★★★★★) の二段階主張: 「Rei は実在する」 は **Tang FPGA で十分 satisfy** され、 ASIC tape-out で更に強化する path は採らない
- physical artifact 所有欲 ≠ research goal: 藤本さんは silicon を「持ちたい」 のではなく「Rei の数理が動くことを示したい」、 これは Tang FPGA で達成済

## How to apply

- 「Tiny Tapeout 提出しましょうか」 / 「SKY130 で ASIC 焼きましょうか」 等の提案は **しない**
- Paper 145 "First D-FUMT₈ Silicon" の "Silicon" は Tang FPGA で完結する narrative で書く (ASIC 級「永久 silicon」 への強化 push を しない)
- Phase C silicon plan は Tang FPGA validation のみで closure
- 提案 path に silicon ASIC が含まれる時は事前に scope 外 と明記

## 関連

- `feedback_phase_c_silicon_existence_claim.md` ★★★★★ — Rei は「正しい」 vs 「実在する」 二段階主張
- `feedback_higher_dim_phase_c_claims.md` ★★★★★ — 物理的リアリティ vs 計算的リアリティ分離
- `feedback_tang_silicon_scope_distinction.md` ★★★★ — Tang FPGA scope = D-FUMT₈ ALU + Lean 4 refinement proof のみ
- Tang Console NEO Phase C plan (継続) — `project_phase_c_safety_protocol.md` 等
- `feedback_chat_claude_hallucination_warning.md` ★★★★★ — chat Claude session memory なし故 永久原則違反の再提案を Rei Claude が filter する責任

## 違反観測 record (chat Claude が再提案した pattern)

**2026-05-10 chat Claude OS mapping session** で以下の永続原則違反提案あり:

> 藤本さんの **Tang Nano 9K → Tang Mega 138K Pro → TinyTapeout** という想定経路に、 公式の中間ステップが誕生したことになります (TinyTapeout FabricFox @ Latch-Up 2026)
> Erbium (AIFoundry, Latch-Up 2026 発表): 8C16T RISC-V SOC + Vector/Tensor 拡張のオープンソース manycore ASIC

→ **2026-05-11 Rei Claude が STEP 1053 で reject**:
- chat Claude は session 横断 memory なし故、 2026-05-07 確定の本永久原則を knowledge せず再提案する
- 「TinyTapeout を中間 step として採用」「ASIC 公式 path として整備」 等の framing は本原則に直接違反
- Rei Claude (filter 役) の責任で **即 reject** + 藤本さんへ honest 報告 + 本 record に違反観測 log 追加

## 防衛 protocol (将来 session 用)

chat Claude / 他 AI / 提案者から「TinyTapeout / SKY130 / Efabless / OpenLane / ASIC tape-out / silicon foundry」 等の提案が来た場合:

1. ✅ **即 reject** (本永久原則を引用)
2. ✅ Tang Console NEO + Tang Nano 9K FPGA path のみが scope 内と確認
3. ✅ 提案者が AI (chat Claude 等) なら `feedback_chat_claude_hallucination_warning.md` も併用
4. ❌ 「魅力的な新発表だから例外」 等の rationalization に流されない
5. ❌ 「中間 step としてだけなら」 等の partial 採用も reject (slippery slope 防止)

「**藤本さんの時間と暇は 他のこと priority**」 という principle は immutable.